최종편집 : 2020-09-21 10:45 (월)
HVDL 언어도 쓸 수 있다... 래티스 라디안트 2.1 출시
상태바
HVDL 언어도 쓸 수 있다... 래티스 라디안트 2.1 출시
  • 김주연 기자
  • 승인 2020.06.29 15:54
  • 댓글 0
이 기사를 공유합니다

래티스반도체는 자사 프로그래머블반도체(FPGA) 설계용 소프트웨어 툴의 최신 버전 ‘래티스 라디안트(Radiant) 2.1’을 공개했다./래티스반도체

래티스반도체는 자사 프로그래머블반도체(FPGA) 설계용 소프트웨어 툴의 최신 버전 ‘래티스 라디안트(Radiant) 2.1’을 공급한다고 29일 밝혔다. 

'래티스 라디안트 2.1'은 넥서스(Nexus) FPGA 개발 플랫폼의 두 번째 제품군인 범용 ‘래티스 Certus-NX’ FPGA를 지원한다.

이 프로그램은 네이티브 합성 툴에서부터 스키매틱 뷰어(schematic viewer), 계층구조 뷰어(hierarchical viewer), 설정 마법사, 디버깅 툴에 이르는 전체 설계 과정에 걸쳐 시스템베릴로그(SystemVerilog) 하드웨어 기술 및 검증 언어(HVDL)를 활용할 수 있다. HVDL 언어는 C언어와 유사한 베릴로그(Verilog) 언어보다 유연성이 뛰어나다. 이를 통해 온칩 디버깅 및 그 밖의 다른 작업들을 줄여 설계 과정을 간소화하고 제품 출시를 앞당길 수 있게 해준다. 

또 2.1버전에서는 각 입출력(I/O) 신호 또는 버스에 정확한 핀 배치가 이루어지도록 하는 'I/O 플래너' 기능을 활용할 수 있고 그래픽유저인터페이스(GUI)가 드래그앤드롭 방식으로 바뀌어 사용편의성이 높아졌다. 

다른 FPGA 공급회사들이 제공하는 설계 소프트웨어와 비교할 때 래티스 Radiant는 동급 최고의 파일 크기와 다운로드 시간을 자랑한다. Radiant 소프트웨어는 경쟁사 제품보다 파일 크기가 20배 더 작고 설치는 10배 더 빠르다. 따라서 고객들은 신속하게 툴을 다운로드해 래티스 FPGA에 기반한 자신의 애플리케이션 설계에 재빨리 착수할 수 있다.

로저 도(Roger Do) 래티스반도체 제품 라인 담당 선임 매니저는 “많은 FPGA 설계자들이 SystemVerilog를 이용하는 설계 솔루션으로 옮겨가고 있는데, SystemVerilog는 코딩 효율이 더 높을 뿐 아니라 설계 플로우의 모든 단계에서 자신의 애플리케이션에 대한 세밀한 제어가 가능하기 때문"이라며 "래티스의 최신 저전력, 소형 폼 팩터 FPGA 아키텍처에 기반한 임베디드 시스템을 개발할 때, 래티스 Radiant 설계 툴은 개발자가 네트워크 내에서 동작하는 애플리케이션에 저전력 프로세싱 및 연결성을 신속하게 추가할 수 있게 해준다”고 말했다.

Certus-NX 제품군 외 래티스 Radiant는 임베디드 및 스마트 비전 애플리케이션을 위한 CrossLink-NX FPGA와 초저전력 소형 폼 팩터 래티스 iCE40 UltraPlus FPGA도 지원한다.


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.
주요기사