최종편집 : 2020-10-12 14:02 (월)
팹리스의 가장 큰 고민, 개발비(NRE)를 줄이는 방법
상태바
팹리스의 가장 큰 고민, 개발비(NRE)를 줄이는 방법
  • 김주연 기자
  • 승인 2020.07.23 09:57
  • 댓글 0
이 기사를 공유합니다

 

팹리스 업계의 가장 큰 고민은 초기 개발비(NRE)다. 

팹리스 업계에서 NRE는 제품 설계에 필요한 설계자산(IP)과 반도체 설계자동화(EDA) 도구 라이선스 비용, 마스크(Mask) 비용 등을 포괄한 금액이다. 개발의 성공 여부와 관계 없이 들어가는 돈이기 때문에 자금 여유가 없는 업체들 입장에서는 NRE를 최대한 줄이면서도 유의미한 성과를 내야한다.

팹리스만 NRE를 고민하는 건 아니다. 인공지능(AI)과 사물인터넷(IoT)의 등장으로 가전⋅자동차⋅서버 등 온갖 완성품 업체들이 전용 반도체(ASIC) 개발에 뛰어들고 있다. 구글처럼 막대한 연구개발(R&D) 비용을 쏟는 기업들도 있지만 대다수는 소규모 팀을 구성, 어디까지나 실험 목적으로 반도체를 개발한다. 이들에게도 NRE 비용은 큰 부담이다.

 

NRE의 시작, POC

POC는 제품 설계 후에 하기도 하지만, 제품 설계 전에 하기도 한다. 초기개발비(NRE) 여유가 없는 팹리스 스타트업에게는 설계 전 POC가 중요한 단계다./사진=멘토지멘스비즈니스

NRE의 시작은 개념 검증(POC)이다. POC는 구상한 아이디어가 실제 구현될 가능성이 있는지, 제품이 상용화될 수 있는지 여부를 검토하는 과정을 뜻한다. 부품 업계는 제품 개발을 끝낸 후 고객사를 대상으로 개념 검증(POC)을 하지만, 팹리스 업계는 개발을 하기 전에도 POC를 거친다. 

POC를 할 때는 무엇보다 자체 개발한 IP가 최종 시스템온칩(SoC)을 구성하는 다른 IP들과 잘 맞물려 돌아가는지를 입증해야한다. IP도 결국 SoC를 구성하는 여러 회로블록의 하나이기 때문이다. 

이 때 업체들은 보통 Arm의 디자인스타트(DesignStart) 프로그램을 활용한다. 디자인스타트 프로그램은 팹리스 기업들이나 기업의 반도체 개발팀, 공학도 등 자금 여유가 없는 이들이 코어텍스(Cortex)-M0, M3, A5 프로세서를 포함한 Arm의 IP를 활용, 설계 및 시뮬레이션을 할 수 있도록 지원한다.

그 다음 택해야할 건 검증 도구다. 여기서 검증이란 IP가 얼마만큼의 성능을 가지고 있느냐가 아닌, 해당 IP가 다른 회로블록과 신호를 잘 주고받는지를 확인하는 단계다. 

IP가 디지털이든, 아날로그든 활용할 수 있는 검증 도구가 멘토, 지멘스비즈니스(이하 멘토)의 ‘태너(Tanner)’다. 태너 EDA 툴은 혼성신호(AMS)를 지원하기 때문에 아날로그와 디지털, 이 모두를 아우른 혼성신호까지 설계 및 시뮬레이션할 수 있다. 다른 툴들과 달리 윈도 운영체제(OS)에서도 잘 작동된다. 

설계와 시뮬레이션, 디지털과 아날로그가 하나의 플랫폼에서 진행되기 때문에 간편하고 검증에 걸리는 시간도 짧다. 예를 들어 전체 설계 코드(Netlist)를 입력하면 태너 ‘T-Spice’ 툴에서 이를 자동으로 분할해 디지털 시뮬레이션용과 아날로그 시뮬레이션용으로 나누고, 자동으로 각 시뮬레이터에 값을 전송한다.

팹리스 업계 관계자는 “POC 비용 역시도 NRE에 포함되기 때문에 POC를 최대한 적은 비용으로, 최대한 빠르게 진행해야한다”며 “태너 툴은 POC는 물론 실제 설계 단계에서도 활용할 수 있고 아날로그·디지털 시뮬레이션을 모두 지원하기 때문에 SoC를 개발하는 팹리스나 소규모 반도체 팀에도 모두 적합하다”고 말했다.

 

POC가 끝났다면, 이제 설계를 할 차례

POC가 통과하게 되면 기업은 실제 반도체 설계에 필요한 IP와 EDA 툴들을 결정하고, 제조사(파운드리)와 공정, 디자인하우스 등 협력사를 택해야한다./사진=멘토, 지멘스비즈니스

POC가 통과하게 되면 기업은 실제 반도체 설계에 필요한 IP와 EDA 툴들을 결정하고, 제조사(파운드리)와 공정, 디자인하우스 등 협력사를 택해야한다. 

이때 업체들이 가장 고민하는 건 어떤 EDA 툴들을 쓸 지 정하는 ‘EDA 툴링(Tooling)’이다. 멘토⋅케이던스⋅시놉시스 등 대형 EDA 툴 업체들도 있지만, 특정 목적을 위한 EDA 툴만 만드는 소규모 업체들도 많아 EDA 툴 업체만 500곳이 넘는다. 업체들이 많은만큼 제품도 수백 종인데, 라이선스 비용도 비싸다.

가능한 한 적은 비용으로 EDA 툴링을 하려면 하나의 EDA 도구가 최대한 많은 역할을 수행할 수 있어야하고, 각 도구 간 데이터 호환성이 있어야한다. 예를 들어 A도구에서 나온 결과물을 B도구로 옮기려는 데 서로 데이터 호환이 되지 않을 경우 이를 변환하는 C도구가 별도로 필요하고 이는 곧 비용으로 이어지기 때문이다. 

 

멘토, 지멘스비즈니스의 태너 제품군 설계 흐름도./멘토, 지멘스비즈니스
멘토, 지멘스비즈니스의 태너 제품군 설계 흐름도./멘토, 지멘스비즈니스

가장 간단한 방법은 한 회사의 EDA 툴들을 쓰는 것이다. 멘토의 ‘태너’가 해외 팹리스들 사이에서 ‘캘리버’ 못지 않은 베스트셀러인 건 이 때문이다. 디지털·아날로그·혼성신호는 물론 미세전자기계시스템(MEMS)과 무선통신(RF), 광 반도체도 지원하고 설계부터 검증까지 하나의 플랫폼에서 진행되기 때문에 작업 흐름이 끊기질 않는다.

멘토의 또다른 강점은 임베디드 소프트웨어 설계다. SoC는 단순 하드웨어가 아닌, 임베디드 소프트웨어를 담은 하나의 두뇌다. 하드웨어 개발이 아무리 성공적으로 끝났다 해도 임베디드 소프트웨어가 제대로 만들어지지 않으면 최종 고객사가 SoC의 기능을 100% 활용할 수 없다.

멘토는 팹리스들이 칩에 적합한 임베디드 소프트웨어를 개발할 수 있도록 실시간운영체제(RTOS) 제품군과 툴을 제공한다. 저전력 제품의 경우 ‘Nucleus’ 제품군을 선택하면 되고, 오픈소스 IP를 활용하는 업체들을 위해 리눅스 버전도 지원한다.

특히 ‘소스리 코드벤치(Sourcery CodeBench)’ 프로그램은 마이크로컨트롤러(MCU)나 마이크로프로세서(MPU)의 임베디드 소프트웨어 개발에 적합하다. Arm의 코어텍스, MIPS, IBM의 파워 등 다양한 아키텍처 위에서 오픈소스, 임베디드 C/C++ 등 여러 언어로 임베디드 소프트웨어를 개발할 수 있고 디버그, 분석, 최적화까지 가능하다.

 

설계가 끝이 아니다... NRE의 마침표는 프로토타입

아무리 공을 들인 설계라 한들 검증이 제대로 되지 않아 샘플이 동작하지 않으면 NRE 비용을 통째로 날린 것이나 다름 없다. 이 경우 설계, 공정 어디서 문제가 발생했는지 알 수 없기 때문에 이를 알아내기 위해 수 주간 재검증을 해야해 납기일을 제대로 맞추지 못하는 참사까지 벌어진다.

복잡한 회로를 검증하기 위해 최근 글로벌 반도체 업계는 회로 인식 기반 물리 검증(PV)을 도입하고 있다. 기존 PV 툴이 레이아웃 형태 혹은 전기적 연결 둘 중 하나만을 검증할 수 있었다면, 회로 인식 기반 PV 접근방식은 물리적인 레이아웃과 전기적 측면을 모두 확인해 설계가 규칙을 준수(DRC)하는지의 여부를 종합적으로 판단한다.

 

멘토, 지멘스비즈니스는 회로 설계를 물리적 레이아웃과 전기적 측면 모두에서 검증할 수 있는 회로 인식 기반 PV 툴 '캘리버 PERC' 플랫폼을 제공한다./멘토, 지멘스비즈니스

멘토는 회로 인식 기반 PV 툴로 ‘캘리버(Calibre) PERC’ 플랫폼을 보유하고 있다. 

이 플랫폼은 설계자가 기존 검증 과정에 회로 인식 기반 PV 과정을 쉽게 추가할 수 있도록 도와준다. 설계자가 작성한 프로그램을 중심으로 동작하고 미리 정해놓은 패턴⋅이름⋅구조 등을 활용하면서 물리적·전기적 특성을 검증하고, 이를 통합하는 기능까지 갖췄다.

검증이 끝나면 이제 프로토타입이다. POC가 구상한 아이디어를 현실화할 수 있는지의 여부를 따지는 것이라면, 프로토타입은 실제 반도체가 시스템에서 원하는 사양대로 동작하는지를 점검하는 단계다. 말 그대로 시제품을 만드는 것이다.

프로토타입에서 신경써야 할 건 패키지 설계다. 많은 팹리스들이 패키지 설계를 디자인하우스에게 맡기고 있지만, 팹리스들도 패키지를 알고 있어야 칩이 제대로 된 성능을 발휘한다. 특히 AI, 자동차 등 발열이 심한 반도체를 개발하는 경우 프론트엔드 설계 단계에서부터 패키지를 염두에 둬야한다.

멘토는 팹리스 업체들도 프로토타입 기판을 직접 설계할 수 있도록 ‘PADS 스탠다드’를 제공한다. 이 프로그램은 각종 설계 규칙과 제약 조건, 온라인 기반 DRC을 모두 포함하고 있기 때문에 전문성이 없더라도 비교적 쉽게 PCB를 설계할 수 있다. 패키지에서 나아가 모듈 등 전체 시스템 차원에서 프로토타입을 검증할 때도 유리하다.

업계 관계자는 “NRE를 줄여 최대한 자주 개발을 해보는 해외 업체들과 달리, 국내 업체들은 이미 써본 툴이나 잘 알려진 툴을 그대로 써서 변수를 최소화하자는 주의라 오히려 전체 NRE 비용이 높고 개발 주기가 길다”며 “‘태너’ 툴처럼 타사의 툴보다 저렴하고 사용하기 간편한 툴도 많다”고 말했다.

 


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.
주요기사